Quartus® II 소프트웨어 버전 12.0sp2 및 이전 버전의 문제로 인해 설계에 여러 개의 Altera® 트랜시버 재구성 컨트롤러가 있는 경우 피팅(장소 및 경로) 중에 이 경고가 표시될 수 있습니다.
이 문제를 해결하려면 각 트랜시버 재구성 컨트롤러의 무시된 "sv_reconfig_pma_testbus_clk" 제약 조건에 대해 새로운 "create_generated_clock" 제약 조건을 추가합니다. 새 제약 조건을 사용자 SDC 파일에 추가해야 합니다. 다음은 INST_A 및 INST_B라는 두 개의 재구성 컨트롤러의 예입니다 .
create_generated_clock -name sv_reconfig_pma_testbus_clk_A -source [get_pins -compatibility_mode -no_duplicates INST_A*|basic|s5|reg_init[0]|clk] -divide_by 1 [get_registers INST_A*sv_xcvr_reconfig_basic:s5|*alt_xcvr_arbiter:pif*|*grant*]
create_generated_clock -name sv_reconfig_pma_testbus_clk_B -source [get_pins -compatibility_mode -no_duplicates INST_B*|basic|s5|reg_init[0]|clk] -divide_by 1 [get_registers INST_B*sv_xcvr_reconfig_basic:s5|*alt_xcvr_arbiter:pif*|*grant*]