설명
출력 클록 지터를 최소화하기 위해 ALTMEMPHY PLL에 대한 기준 입력 클록 핀은 글로벌 또는 지역 클록 네트워크를 사용하여 코어를 통해 라우팅되어서는 안 됩니다.
PLL에 대한 기준 입력 클록 신호는 PLL에 인접한 전용 클록 입력 핀 또는 인접한 PLL의 클록 출력 신호에 의해 구동되어야 합니다.
입력 및 출력 지연은 특정 PLL과 관련된 전용 클럭 입력 핀이 클럭 소스로 사용되는 경우에만 완전히 보상됩니다.
PLL의 클럭 소스가 특정 PLL을 위한 전용 클럭 핀이 아닌 경우 지터가 증가하고 타이밍 마진이 저하되며 설계에 추가 글로벌 또는 로컬 클럭이 필요할 수 있습니다.
따라서 전용 PLL 입력 클록 핀은 ALTMEMPHY PLL의 클록 소스로 강력히 권장됩니다.
참조 클럭이 다른 PLL에서 캐스케이드되는 경우 해당 업스트림 PLL은 보상 없음 모드 및 낮은 대역폭 모드에서 구성해야 합니다.