문서 ID: 000074617 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2019-08-30

인텔® Stratix®10 MX 개발 키트에서 인텔® MAX® 10 FPGA 어떻게 검사합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Stratix® 10 MX FPGA이 구성되면 인텔® MAX® 10 FPGA 작동하지 않을 수 있습니다.

    해결 방법

    인텔® Quartus® Prime Programmer로 JTAG를 스캔하기 전에 개발 키트 의 SW2를 다음 설정으로 설정하십시오.

    이를 통해 사용자는 인텔® MAX® 10 FPGA에 안정적으로 액세스하여 프로그래밍된 데이터를 검사할 수 있습니다.

    Bit1: 열기(꺼짐 - 온보드 인텔® FPGA 다운로드 케이블)

    Bit2: 열림(꺼짐 - 인텔® MAX®10 JTAG IN)

    Bit3: 닫힘(켜짐 - PCIe* 루트 포트 JTAG 꺼짐)

    Bit4: 닫힘(켜짐 - 인텔® Stratix® 10MX JTAG 꺼짐)

    이 설정은 JTAG에서 인텔® Stratix®10을 제거하고 검사가 성공합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® MAX® 10 FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.