ALTLVDS_RX 메가 기능은 비 DPA 모드에서 클럭 및 데이터 관계를 설정하기 위한 제한된 드롭다운 목록 선택을 제공합니다. 매개변수는 'rx_inclock'에 대한 'rx_in'의 위상 정렬입니다. 이 매개 변수를 설정하면 ALTLVDS_RX 메가 함수는 직렬 데이터에 대한 적절한 캡처 단계를 계산합니다.
위상 변이 값은 인터페이스에 따라 달라질 수 있는 rx_inclock 기간을 기반으로 합니다. 일반적인 rx_inclock 사용 시나리오는 다음과 같습니다.
- 단어당 모든 직렬 비트에 대해 하나의 rx_inclock 기간(단일 데이터 속도 클록)
- 단어당 모든 직렬 비트에 대해 두 개의 rx_inclock 기간(이중 데이터 속도 클록)
- 단어당 모든 직렬 비트에 대해 동일한 rx_inclock 주기 수(전체 데이터 속도 클럭)
메가 함수에서 사용 가능한 위상 편이 선택은 캡처 클럭을 직렬 데이터의 다른 위치로 설정합니다. 이는 단어당 직렬 비트 수에 대한 rx_inclock 기간 수(역직렬화 계수)를 기반으로 합니다. 단일 데이터 비트 기간 내에서 위상 변이를 지정할 수 있는 기능은 수신된 각 직렬 단어에 대해 발생하는 rx_inclock 주기의 수에 따라 달라집니다.
예를 들어 다음 매개 변수가 있는 인터페이스를 고려합니다.
- 데이터 속도 = 800Mbps
- 역직렬화 계수 = 8
- rx_inclock = 100 메가 헤르츠
이 경우 수신된 8개의 직렬 비트 모두에 대해 하나의 rx_inclock 기간이 있습니다. 따라서 ALTLVDS_RX 메가 함수(0, 45, 90도 등)에서 45도 단위로 선택하는 각 설정은 직렬 단어의 다른 비트 위치에서 캡처 단계를 설정합니다. 이 설정은 일정 시간 내에 위상 캡처 위치를 변경하지 않습니다. 이러한 각 선택은 인터페이스의 평행한 쪽에서 다른 단어 정렬을 초래합니다.
다음 매개 변수가 있는 두 번째 예를 살펴보겠습니다.
- 데이터 속도 = 800Mbps
- 역직렬화 계수 = 8
- rx_inclock = 800 메가 헤르츠
이 경우 각 직렬 비트 주기에 대해 하나의 rx_inclock 주기가 있습니다. 선택한 각 설정은 단일 비트 기간 내에 캡처 단계를 변경합니다.
' rx_inclock' 매개변수에 대한 'rx_in'의 위상 정렬은 무엇입니까?에 대한 ALTLVDS_RX 메가 함수 드롭다운 목록 선택을 사용하여 불가능한 위치에서 캡처 단계를 설정하려는 경우가 있을 수 있습니다.
캡처 단계 위치의 가능한 총 수는 인터페이스의 역직렬화 계수에 따라 달라집니다. 각 직렬 비트 주기에 대해 고속 클록에서 사용할 수 있는 8단계가 있습니다. 고속 클록은 직렬 비트 전송률로 작동합니다.
가능한 캡처 단계의 총 수는 8 * 역직렬화 인수와 같습니다.
위의 예에서 역직렬화 계수는 8이므로 직렬 워드의 모든 8비트에서 캡처 클럭을 설정하는 데 사용할 수 있는 위상 위치는 총 64개입니다. 단일 비트 위치 내에서, 다른 비트 위치 내에서 캡처 단계를 설정하거나, ALTLVDS_RX 변형 파일을 수정하여 이 둘의 조합을 설정하도록 선택할 수 있습니다.
유효 위상 값은 고속 클럭 기간을 8로 나눈 값과 같은 증분이어야 합니다. 매 8 위상 변이 증분은 1 비트 기간과 같습니다. 위 예제 1의 매개 변수를 사용하여 rx_inclock의 상승 에지를 8비트 워드의 세 번째 직렬 비트에 가운데 정렬하도록 지정하려면 총 20개의 위상 편이 증분(처음 두 비트 기간 각각에 대해 8단계 증분, 세 번째 비트 기간의 중심 정렬 상승 에지에 대해 4상 증분)이 필요합니다.
이 예에서 빠른 클럭은 데이터 속도와 동일한 800MHz에서 작동합니다. 빠른 클록 주기는 1.25ns이며, 이는 위상 편이당 156.25ps 증분입니다. 이 예에서 입력 클록과 데이터 관계를 설명하기 위해 필요한 총 위상 편이는 20 * 156.25ps = 3.125ns입니다.
원하는 위상 변이 값을 계산한 후 ALTLVDS_RX 변형 파일에 입력합니다. 파일을 열고 다음 매개 변수를 찾습니다.
Verilog의 경우: ALTLVDS_RX_component.inclock_phase_shift
VHDL의 경우: inclock_phase_shift
계산한 값을 입력하면 단위는 피코초입니다.
참고: 직렬 데이터의 최상위 비트(MSB)는 ALTLVDS_RX 메가 함수의 rx_out 포트에 있는 역직렬화된 병렬 데이터의 MSB가 아닐 수 있습니다. 비트 슬립 회로를 사용하여 평행한 쪽에 단어 경계를 설정해야 합니다.
자세한 내용은 LVDS SERDES 송신기/수신기(ALTLVDS_TX 및 ALTLVDS_RX) 메가 기능 사용 설명서(PDF) 의 단어 경계 정렬 섹션을 참조하십시오.