문서 ID: 000074897 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-11-14

Qsys 생성은 디인터레이서 II 및 방송 디인터레이서에서 지원되지 않습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    디인터레이서 II 및 방송 디인터레이서 IP 코어는 다음을 수행합니다. Qsys 생성 및 합성을 지원하지 않습니다. 이 문제는 모든 사용자에게 영향을 미칩니다. 디인터레이서 II 또는 방송 디인터레이서 IP 코어를 사용하는 시스템 이는 Qsys 버전 14.0 Arria 10에서 생성됩니다.

    해결 방법

    이 문제를 해결하려면 다음과 같이 하십시오.

    이전 버전을 사용하여 격리된 IP 코어 생성 Qsys의.

    그런 다음 생성된 HDL 파일(합성에 있음)을 추가합니다. 디렉터리)를 14.0 Arria 10 Quartus II 프로젝트에 추가합니다.

    연결된 .qip 파일을 프로젝트에서 제거합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.