문서 ID: 000074993 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-12-10

SGMII 모드 사용 시 3배속 이더넷 IP 코어의 Auto_Negotiation 기능을 어떻게 구성해야 합니까?

환경

    인텔® Quartus® II 소프트웨어
    이더넷
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

SGMII 자동 협상 기능을 끄려면 3배속 이더넷 MegaCore® 기능의 AUTO_NEGOTIATION_ENABLE 및 USE_SGMII_AN 레지스터 모두에 0을 설정해야 합니다.

해결 방법

SGMII 자동 협상 기능을 켜려면 AUTO_NEGOTIATION_ENABLE 및 USE_SGMII_AN 레지스터 모두에 1을 설정해야 합니다. SGMII 구성에 대한 자세한 내용은 3 배속 이더넷 MegaCore 기능 사용 설명서(PDF)의 SGMII가 있는 3배속 이더넷 시스템 섹션을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 32 제품

Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® III FPGA
Stratix® II GX FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA
Stratix® V E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® V GT FPGA
인텔® Stratix® 10 GX FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
인텔® Arria® 10 SX SoC FPGA
Cyclone® III FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
인텔® Stratix® 10 SX SoC FPGA
Arria® V GX FPGA
Cyclone® III LS FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Stratix® V GX FPGA
Cyclone® V ST SoC FPGA
Stratix® II FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GS FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.