문서 ID: 000075032 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

이 오류는 Stratix® V 장치에서 하나의 클록 입력 핀에 의해서만 공급되는 여러 호스트(PLL/DLL 공유용 호스트) 외부 메모리 인터페이스 컨트롤러 코어가 있는 경우에 발생합니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이 오류는 Stratix® V 장치에서 하나의 클록 입력 핀에 의해서만 공급되는 여러 호스트(PLL/DLL 공유용 호스트) 외부 메모리 인터페이스 컨트롤러 코어가 있는 경우에 발생합니다. 각 PLL은 하나의 PHY 클럭 트리만 구동할 수 있으므로 각 호스트 인터페이스는 별도의 PLL에 의해 구동되어야 합니다. 하나의 클럭 입력을 통해 모든 인터페이스의 PLL을 공급하려고 하면 Fitter는 하나의 PLL만 사용하려고 시도하고 위에 지정된 오류를 제공합니다.

    오류 메시지:

    오류: {instance_name}:{instance_name}_inst| PHY_CLKBUF 배치할 수 없습니다.{instance_name}_0002: {instance_name}_inst|{instance_name}_p0:p0|{instance_name}_p0_controller_phy:controller_phy_inst|{instance_name}_p0_memphy_top:memphy_top_inst|uphy_clkbuf_memphyError: PHY_CLKBUF 위치가 사용 중입니다.

    해결 방법

    이 오류를 방지하려면 피팅이 각 호스트 인터페이스에 대해 별도의 PLL을 사용하고 모든 호스트 컨트롤러에 대해 하나의 PLL만 사용하지 않도록 각 호스트 인터페이스에 별도의 입력 클럭을 제공해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.