문서 ID: 000075119 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-07-16

오류: altera_irq_clock_crosser.sv(21)의 Verilog HDL 오류: 모듈 "altera_irq_clock_crosser"을 두 번 이상 선언할 수 없습니다. 파일: <directory path="">/altera_irq_clock_crosser.sv 줄: 21</directory>

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 12.1의 문제로 인해 IRQ Clock Crosser Logic을 활용하는 Qsys 시스템을 생성하는 동안 이 오류가 발생할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 다음 단계를 따르십시오.

    1. 텍스트 편집기에서 Quartus II 설치 디렉토리에 있는 altera_irq_clock_crosser_hw.tcl 파일을 엽니다.
      <Quartus II 설치 디렉토리>\ip\altera\merlin\altera_irq_clock_crosser
    2. "set_module_property SIMULATION_MODEL_IN_VERILOG true" 줄을 제거합니다.
    3. "add_file altera_irq_clock_crosser.sv {SYNTHESIS SIMULATION}" 줄을 추가합니다.
    4. 파일을 저장하고 Qsys 시스템을 재생성합니다.

    이 문제는 Quartus II 소프트웨어 버전 13.0 이상에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.