설명
Stratix® 및 Cyclone® 시리즈 장치의 I/O 요소(IOE) 레지스터에는 동기식 지우기(sclr) 신호가 포함되어 있지만 Quartus® II 소프트웨어에는 이 sclr 신호를 사용할 수 있는 옵션이 없습니다. 예를 들어, 출력 레지스터에 고속 출력 레지스터 로직 옵션을 적용하면 Quartus II 소프트웨어가 이 레지스터를 IOE에 배치하지만 IOE 레지스터의 sclr 신호는 사용되지 않습니다. Quartus II 소프트웨어는 로직 엘리먼트(LE)를 사용하여 클리어 신호 및 데이터 신호에 대한 AND 게이트와 함께 동기식 클리어 기능을 구현합니다.
동기 지우기 신호를 활용하려면 다음 예제와 같이 디자인에서 DFFEAS 프리미티브를 인스턴스화하고 sclr 신호를 적절하게 연결합니다.
module dff_with_sclr_packable_in_io (input d, clk, sclr, output q);
dffeas my_packable_dff (.d(d), .clk(clk), .sclr(sclr), .q(q));
endmodule
기본적으로 이 레지스터는 디바이스의 코어에 배치되지만 빠른 입력 레지스터 또는 빠른 출력 레지스터 할당을 적용하는 경우 레지스터는 I/O 요소에 압축되고 sclr 전용 하드웨어를 사용합니다.
DFFEAS와 같은 하위 수준 프리미티브에 대한 자세한 내용은 하위 레벨 프리미티브를 사용하여 디자인 사용자 가이드 (PDF)를 참조하십시오.