문서 ID: 000075222 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-17

Cyclone IV GX 장치를 대상으로 하는 PCI Express 컴파일러 × 변형에 대한 타이밍 분석

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Quartus II 소프트웨어는 다음에 대한 타이밍 분석을 수행하지 않습니다. Cyclone IV GX × 변형의 FPGA 패브릭; 결과적으로 변형 타이밍 분석에 실패하는 것은 식별되지 않습니다.

    이 문제는 Cyclone IV GX 장치의 × 변형에 영향을 줍니다.

    해결 방법

    필요한 클럭 제약 조건을 수동으로 생성할 수 있습니다. 방정식을 제공합니다. 이 제약 조건의 경우. 이 방정식에서 <n>은 125에 대해 8.000입니다. MHz 응용 프로그램 클록이고 62.5MHz 응용 프로그램 클록의 경우 16입니다.

    클럭 제약 조건
    # create_clock -name {core_clk_out} -period <n> -waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst | core_clk_out~clkctrl}]

    이 문제는 Quartus II 소프트웨어 버전 10.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® IV FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.