문서 ID: 000075326 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-01-15

이전에 사용자 모드에서 QSPI 플래시에 액세스한 후 Stratix® 10 FPGA 장치의 JIC 프로그래밍이 실패하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    메일박스 클라이언트 인텔® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이전에 사용자 모드에서 QSPI 플래시에 액세스한 후에는 Stratix® 10 FPGA 장치의 JIC 프로그래밍이 실패할 수 있습니다. 이 문제는 SDM(Secure Device Manager)의 QSPI 포트가 활성화되었지만 사용 후 비활성화되지 않았기 때문에 발생합니다.

해결 방법

이를 방지하려면 사용 후 항상 SDM에서 QSPI 인터페이스를 비활성화하십시오. 사서함 클라이언트 Stratix® 10 FPGA IP에서 QSPI_CLOSE 작업을 수행하여 사용하지 않도록 설정할 수 있습니다.

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 19.1에서 해결되었습니다

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.