문서 ID: 000075359 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-04-06

매개변수 "Enable Transceiver control and status register"가 활성화된 경우 RapidIO II 시뮬레이션 테스트벤치 오류.

환경

  • 인텔® Quartus® Prime Pro Edition
  • RapidIO II(IDLE2 최대 6.25Gbaud)) 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Arria® 10 및 Stratix® 10 가족용. RapidIO II IP 코어가 선택적 파라미터 "트랜시버 제어 및 상태 레지스터 활성화"를 활성화한 상태로 생성되면 제공된 시뮬레이션 테스트벤치가 실패합니다. 실패한 동작은 트랜시버가 재설정에서 종료되지 않고 rx_is_lockedtodata 어설션하지 않는다는 것입니다.

    해결 방법

    영향을 받는 경우 매개변수 "Enable transceiver control and status register(트랜시버 제어 및 상태 레지스터 활성화)"를 활성화하지 않고 시뮬레이션을 실행하는 것이 좋습니다.

    이 문제는 Quartus® Prime 소프트웨어 버전 17.0부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.