대기 시간이 짧은 40Gbps 및 100Gbps 이더넷 IP 코어의 문제로 인해 시작 시 코어의 rx_pcs_ready 신호가 설정 해제된 상태로 유지되는 경우가 있습니다. 이 문제는 RX PCS 블록이 제대로 나타나지 않음을 의미합니다. FPGA 재구성하면 증상이 사라지는 경우가 있습니다.
이 문제는 하드웨어에만 있으며 시뮬레이션에는 나타나지 않습니다. 이것은 시작 전용 문제입니다. rx_pcs_ready 높으면 이더넷 IP 코어가 제대로 작동합니다.
이 문제를 해결하려면 다른 타이밍 시드로 Quartus® Prime 프로젝트를 다시 컴파일할 수 있습니다. 다른 시드로 이 문제에 부딪힐 가능성은 낮습니다.
이 문제는 Quartus Prime 소프트웨어 버전 16.1 업데이트 2부터 해결됩니다.