문서 ID: 000075422 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-04-30

인텔® Stratix® 10 100G 이더넷 소프트 IP 코어가 ES 장치에 대한 타이밍 클로저에 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Arria® 10 및 Stratix® V용 저지연 100G 이더넷 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    비생산(ES) 인텔® Stratix® 10 장치(예: 1SG280HU2F50E2VGS1)의 경우 모든 시드에 대해 타이밍 클로저가 달성되지 않을 수 있습니다.

    해결 방법

    타이밍 클로저를 달성하기 위해 스윕을 시드하십시오.

    이 문제는 비프로덕션(ES) 장치에 대해서는 해결되지 않습니다.

    프로덕션 장치는 타이밍 클로저를 통과합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.