문서 ID: 000075441 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-12-17

저지연 이더넷 10G MAC 인텔® FPGA IP 사용할 때 PFC(우선 순위 기반 흐름 제어) 구현에서 XON 요청을 수신한 후 avalon_st_rx_pfc_pause_data 신호가 한 클럭 주기 동안만 디어설션되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 저지연 이더넷 10G MAC 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime 소프트웨어 버전 18.0 이하의 문제로 인해 저지연 이더넷 10G MAC 인텔® FPGA IP의 avalon_st_rx_pfc_pause_data 신호는 PFC 구현에서 XON 요청을 수신한 후 한 클럭 주기 동안만 어설션되지 않습니다. avalon_st_rx_pfc_pause_data 신호는 일시 중지 퀀텀이 만료되거나 0이 될 때까지 계속 어설션됩니다.

    해결 방법

    사용 가능한 해결 방법이 없습니다.

    이 문제는 인텔® Quartus® Prime Pro 버전 18.1부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.