문서 ID: 000075536 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-08-14

인텔® Arria® 10 FPGA PCIe 하드 IP가 무효화된 TLP(게시된 TLP 및 게시되지 않은 TLP 포함)를 수정 가능한 오류로 처리하고 수정 가능한 오류 레지스터를 설정하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    PCIe 사양에 따르면 PCIe 물리 계층이 무효화된 TLP(게시된 TLP 및 게시되지 않은 TLP 포함)를 수신하면 무효화된 TLP를 삭제하고 이러한 TLP에 할당된 스토리지를 해제해야 합니다. 인텔® Arria® 10 FPGA PCIe 하드 IP의 문제로 인해 무효화된 TLP를 수신하면 수정 가능한 오류로 처리하고 수정 가능한 오류 레지스터를 설정합니다.

    해결 방법

    이 문제에 대한 해결 방법은 없습니다. 사용자 애플리케이션은 제한 사항을 인식하고 이 시나리오를 처리해야 합니다. 인텔® Arria® 10 FPGA PCIe* 하드 IP에서 수정 가능한 오류를 보고하는 경우, 무효화된 패킷으로 인해 발생한 오류라면 사용자 애플리케이션은 이를 무시할 수 있습니다. 일반적으로 무효화된 패킷은 PCIe 스위치 애플리케이션에서만 활용됩니다.

    이 문제는 인텔® Quartus® Prime 소프트웨어의 향후 릴리스에서 수정되지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 SX SoC FPGA
    인텔® Cyclone® 10 GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.