문서 ID: 000075565 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-01-29

인텔® Arria® 10 및 인텔 Cyclone® 10 PCI* Express Gen1 및 Gen2 파이프 PHY가 트레인을 올바르게 연결하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime 버전 17.1 이하 트랜시버 보정 코드의 문제로 인해 Gen1 및 Gen2 구성용으로 구성된 인텔 Arria® 10 및 인텔 Cyclone® 10 PCIe* 파이프 PHY가 올바르게 연결되지 않고 L0 상태에 도달하지 못할 수 있습니다.

    해결 방법

    이 문제는 인텔 Quartus Prime v17.1.1부터 수정되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Arria® 10 SX SoC FPGA
    인텔® Cyclone® 10 FPGA
    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.