문서 ID: 000075604 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

UniPHY 외부 메모리 인터페이스 툴킷 시간이 초과되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    DDR2 및 DDR3 SDRAM 설계는 코어가 읽기 보정 VFIFO 단계에 실패하면 EMIF(외부 메모리 인터페이스) 디버그 툴킷을 중단합니다. 이는 Quartus® II 소프트웨어 버전 11.1부터 11.1SP2까지 알려진 문제입니다. 디버그 도구 키트는 결국 다음 오류 메시지와 함께 시간 초과됩니다.

    허용된 시간 내에 프로세서로부터 응답을 받을 수 없습니다!

    해결 방법

    해결 방법은 시스템 콘솔 Tcl 스크립트에서 시간 초과 수를 늘리는 것입니다. 해결 방법을 구현하는 단계는 다음과 같습니다.

    1) 다음 디렉토리에서 nios_phy_111.tcl 파일을 엽니다.

    <Quartus_Install_Directory>\Quartus\sopc_builder\system_console\lib\emdb

    2) 변수 MAX_PROC_LOOP를 검색하여 아래와 같이 4000으로 변경합니다. 이 변수는 디버그 툴킷이 시간 초과되기 전에 Nios 시퀀서에서 회신을 받기 위해 대기하는 시간(초)을 지정합니다.

    # 프로세서를 기다리는 슬립 루프를 통과할 수 있는 최대 횟수

    변수 MAX_PROC_LOOP 4000

    3) 디버그 툴킷을 다시 열고 Stratix V 장치에 연결합니다. 연결하는 데 몇 분 정도 걸릴 수 있지만 연결되고 어떤 s인지 알려야 합니다.tag교정의 les가 실패했습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 8 제품

    Stratix® V GS FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® V FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.