문서 ID: 000075635 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2018-10-05

하드 IP 재구성 인터페이스를 통해 인텔® Stratix® 10 PCI Express* 구성 공간 레지스터에 액세스하려면 어떻게 합니까?

환경

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    하드 IP 재구성 인터페이스를 통해 PCIe* 구성 공간 레지스터에 액세스하려면 다음 단계를 수행하십시오.

      해결 방법

      1. 인텔® Stratix® 10 PCI Express* 하드 IP IP 카탈로그의 구성, 디버그 및 확장 옵션 탭에서 "PCIe 읽기 전용 레지스터의 하드 IP 동적 재구성 활성화" 매개 변수를 활성화합니다.

      2. 신호가 hip_reconfig_* 하드 IP 재구성 인터페이스를 통한 액세스

      • PCIe 설정 공간을 나타낼 때 hip_reconfig_address[20]은 1'b1로 설정해야 합니다.
      • hip_reconfig_address[11:0]은 4KB PCIe 구성 공간에 대한 전체 바이트 액세스를 제공합니다.
      • PCIe 구성 공간 레지스터의 주소 맵은 인텔 Stratix 10 PCI Express IP 사용 설명서의 레지스터 장에 있는 구성 공간 레지스터 섹션을 참조하십시오.

      관련 제품

      이 문서는 다음 항목에 적용됩니다. 3 제품

      인텔® Stratix® 10 GX FPGA
      인텔® Stratix® 10 MX FPGA
      인텔® Stratix® 10 SX SoC FPGA

      추가적 도움이 필요하십니까?

      지원팀 연락처

      보증 제외

      1

      본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

      이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.