Altera® 장치에서 ALTLVDS의 메가 기능을 통해 전용 SERDES를 사용하는 경우 지원되는 데이터 속도는 해당 장치 데이터시트의 고속 I/O 사양에 나와 있습니다. 그러나 이러한 데이터 속도는 장치 내의 전용 클럭 네트워크에서 라우팅되는 빠른 클럭 최대 주파수를 기반으로 합니다.
병렬 클록 도메인의 최대 주파수는 설계에 따라 다릅니다. 병렬 클록 도메인 최대 주파수를 결정하는 요소는 다음과 같습니다.
- 데이터 전송률
- 직렬화 또는 역직렬화 인자
- 장치 속도 등급
- 병렬 도메인 클록 네트워크
타이밍 위반은 병렬(저속 클럭이라고도 함) 도메인, 특히 병렬 - 직렬 클럭 도메인 전송에서 발생할 수 있습니다.
직렬화 및 역직렬화 계수는 직렬 데이터 속도에 대한 병렬 데이터 속도를 결정합니다. 시스템의 직렬 데이터 속도를 변경할 수 없다고 가정할 경우, 송신기의 직렬화 계수와 수신기의 역직렬화 계수를 증가시켜 병렬 데이터 속도를 줄일 수 있습니다.
직렬화 또는 역직렬화 계수를 변경할 수 없는 경우 더 빠른 속도 등급 장치를 사용하여 타이밍 요구 사항을 충족할 수 있습니다.
또한 ALTLVDS_TX 메가 기능의 tx_coreclock 또는 ALTLVDS_RX 메가 기능의 rx_outclock 위해 지역 또는 이중 지역 라우팅 리소스를 선택하여 병렬 클럭 도메인 타이밍을 향상시킬 수 있습니다. Quartus® II 소프트웨어는 기본적으로 글로벌 라우팅 리소스를 선택할 수 있습니다. 고성능 I/O 인터페이스를 사용할 때 지역 클럭 네트워크는 더 나은 타이밍 결과를 제공할 수 있습니다.
설계의 tx_coreclock 또는 rx_outclock용 팬아웃에 전역 리소스가 필요한 경우 ALTCLKCTRL 메가 함수를 설계에 추가하고 inclk 포트를 rx_outclock 또는 tx_coreclock 출력 포트에 연결할 수 있습니다. ALTCLKCTRL 메가 기능의 outclk 포트를 코어 팬아웃에 연결합니다. ALTLVDS 자동 생성 레지스터는 ALTLVDS 메가 함수의 선택 항목에 따라 지역 클럭 네트워크를 계속 사용하는 반면 나머지 로직은 ALTCLKCTRL 메가 함수에서 선택한 전역 리소스를 사용합니다.
외부 PLL 모드 옵션과 함께 ALTLWDS를 사용하는 경우 설계에 두 개의 ALTCLKCTRL 메가 함수를 추가해야 합니다. 하나는 ALTLVDS_RX rx_out 포트에 의해 구동되는 레지스터 또는 ALTLVDS_TX tx_in 포트를 구동하는 레지스터에 사용되는 지역 시계로 설정되어야 합니다. 다른 ALTCLKCTRL 메가 함수는 rx_outclock 또는 tx_coreclock 사용하여 나머지 로직을 구동하는 글로벌 클럭으로 설정해야 합니다.
컴파일 리포트에서 Global & Other Fast Signals를 보고 설계가 rx_outclock 및 tx_coreclock 에 두 가지 유형의 클럭 네트워크를 모두 사용하고 있는지 확인할 수 있습니다.