Quartus® II 소프트웨어 버전 13.1의 제한으로 인해 Qsys에서 HPS-FPGA 사용자 클럭 또는 기타 HPS 클럭을 변경할 수 없습니다.
Qsys에서 HPS-to-FPGA 사용자 0/사용자 1/사용자 2 클럭을 활성화하고 클럭 주파수를 사용자 지정 값으로 설정하면 프리로더는 pll_config.h 파일에서 다른 클럭 값을 갖게 됩니다.
Quartus II 소프트웨어 버전 13.1 이하에서 이 제한을 해결하려면 다음 단계를 따르십시오.
SDRAM 클럭 매개변수 이외의 클럭 매개변수를 변경해야 하는 경우 사전 로더 생성기(bsp-editor)에서 생성된 pll_config,h 파일을 수동으로 편집해야 합니다.
pll_config.h 파일은 BSP 대상 디렉토리에서 사용할 수 있습니다: software\spl_<bsp name>\generated\ pll_config.h
구성 예: HPS-to-FPGA 사용자 클록 0(h2f_user0_clock) = 40MHz(EOSC1 = 25MHz)
C5 구분선 매개변수는 pll_config.h에서 다음과 같이 변경해야 합니다.
- CONFIG_HPS_CLK_OSC1_Hz = 250000000 (EOSC1의 경우 = 25MHz)
- CONFIG_HPS_MAINPLLGRP_VCO_DENOM = 0(PLL 분모 = 1)
- CONFIG_HPS_MAINPLLGRP_VCO_NUMER = 63(PLL 분자의 경우 = 64)
- CONFIG_HPS_MAINPLLGRP_CFGS2FUSER0CLK_CNT = 39 (C5 분배기 = 40)
위에 대한 HPS-to-FPGA 사용자 0 클럭 값 설정을 다시 계산합니다.
h2f_user0_clock = ESOC1 클록 x (PLL 분자/PLL 분모) / C5 분배기 = 25MHz x (64/1) / 40 = 40MHz
자세한 내용은 클럭 계산기가 포함된 프리로더 클럭 사용자 정의 - www.Rocketboards.org 의 v13.1을 참조하십시오.
http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization131
HPS Megawizard는 Quartus II 소프트웨어 버전 14.0 이상에 맞게 향상되었으며 Qsys에서 클럭을 설정할 수 있습니다.