Quartus® II 합성은 동일한 동기식 클리어 신호를 사용하는 최소 레지스터 수가 없는 한 sclr 핀이 있는 레지스터를 구현하지 않습니다. 이 동작은 동일한 동기 지우기를 공유하는 레지스터만 동일한 LAB에 압축할 수 있기 때문에 사용률 저하를 방지하는 데 도움이 됩니다.
Quartus II 합성이 sclr과 함께 레지스터를 사용하지 않는 이유는 무엇입니까?
1
보증 제외
본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.