문서 ID: 000076027 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-05-27

Stratix V, Cyclone V 및 Arria V 장치에 대한 패키지 길이 보고서는 어디에서 찾을 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어는 Stratix®V, Cyclone®V 및 Arria®V 장치에 대한 패키지 지연을 보고하는 데 사용할 수 있습니다.

Package Skew Compensation 할당이 신호에 추가되면 패키지 지연이 피팅에 의해 생성된 .pin 파일에 보고됩니다. 또한 Package Skew Compensation 할당은 Quartus II 소프트웨어가 패키지 지연을 고려하지 않고 타이밍을 보고하도록 합니다. 이 할당을 사용하는 경우 타이밍 제약 조건에서도 패키지 지연을 고려해야 합니다.

해결 방법

패키지 지연 보고서가 필요한 핀의 경우 할당 편집기에서 패키지 지연 보정 할당을 추가하거나 qsf 파일에 다음 줄을 추가합니다.

set_instance_assignment -name PACKAGE_SKEW_COMPENSATION ON -to <pin_name>

여기서 <pin_name> 최상위 핀의 이름입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Stratix® V GS FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.