문서 ID: 000076203 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-12-10

DDR3 UniPHY 기반 컨트롤러의 ECC는 어떻게 계산합니까?

환경

  • 인텔® Quartus® II 소프트웨어
  • UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    DDR3 UniPHY 기반 컨트롤러의 ECC는 어떻게 계산합니까?

    해결 방법

    UniPHY 기반 메모리 컨트롤러에 대한 오류 수정 코드(ECC) 계산은 해밍 코딩 방식을 기반으로 합니다. 해밍 코딩 스킴은 패리티 비트를 도출하고 이를 원래 데이터에 추가하여 출력 코드 워드를 생성합니다. 추가되는 패리티 비트의 수는 데이터의 너비에 따라 달라집니다.

    자세한 내용은 정수 산술 메가함수 사용자 가이드의 ALTECC_ENCODER 및 ALTECC_DECODER 메가함수를 참조하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 16 제품

    Arria® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Cyclone® V SE SoC FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.