문서 ID: 000076304 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-02-11

300MHz 및 333MHz에서 Cyclone V 장치의 LPDDR2 하드 메모리 컨트롤러로 하드웨어 오류 발생

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 LPDDR2 제품에 영향을 줍니다.

    300MHz 또는 333MHz에서 Cyclone V 장치를 대상으로 하는 LPDDR2 설계 하드 메모리 컨트롤러 비트 설정으로 인해 하드웨어에서 장애가 발생합니다. SRAM 개체 파일(.sof)이 일치하지 않습니다.

    해결 방법

    이 문제의 해결 방법은 다음을 사용하여 LPDDR2 디자인을 실행하는 것입니다. 200 MHz 또는 267 MHz에서 Cyclone V 장치의 하드 메모리 컨트롤러 300MHz 또는 333MHz가 아닙니다. LPDDR2-S4를 사용하는 경우 메모리 장치에서 tCCD 값을 1에서 2로 변경합니다.

    이 문제는 릴리스 12.1 SP1 DP1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.