문서 ID: 000076326 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-11-02

인텔® Arria® 10 장치 제품군 핀 연결 지침의 nIO_PULLUP 핀 설명에 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Arria® 10 장치 제품군 핀 연결 지침 문서 버전 2018.3.30 이하에서 nIO_PULLUP 핀에 대한 설명에는 "이 핀을 VCC에 연결하는 경우 구성 전과 구성 중에 모든 사용자 I/O 핀과 이중 목적 I/O 핀 이 논리-0에 있는지 확인하십시오"라고 명시되어 있습니다. 이것은 올바르지 않습니다. I/O 핀은 POR 후 로직 0 또는 1로 구동될 수 있습니다.

해결 방법

인텔® Arria® 10 디바이스 제품군 핀 연결 지침 문서는 릴리스 2019.07.01에서 업데이트되어 POR 후 I/O 핀 및 이중 Purpse I/O 핀을 로직-0 또는 로직-1로 구동할 수 있음을 나타냅니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Arria® 10 GX FPGA
인텔® Arria® 10 GT FPGA
인텔® Arria® 10 SX SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.