문서 ID: 000076484 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-03-06

인코더 출력을 LDPC 인텔® FPGA IP 코어의 디코더 입력에 직접 연결하려고 할 때 포트 너비가 일치하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인텔® FPGA IP 저밀도 패리티 검사(LDPC) IP-LDPC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    LDPC 인텔® FPGA IP 코어 인코더의 출력은 LPDC 인텔 FPGA IP 코어 디코더의 입력에 직접 연결할 수 없습니다. 인코더의 출력 데이터는 디코더의 입력에 공급되기 전에 LLR(로그 가능성 비율) 및 소프트 비트 변환을 거쳐야 합니다. 소프트 로직을 사용하여 변환 로직을 생성해야 합니다.

    해결 방법

    필요한 해결 방법은 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 10 제품

    Cyclone® IV FPGA
    Cyclone® V FPGA 및 SoC FPGA
    인텔® MAX® 10 FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA
    Stratix® V FPGA
    Stratix® IV FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA
    Arria® V FPGA 및 SoC FPGA
    Arria® II FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.