문서 ID: 000076486 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-10-23

CvP 또는 자율 모드에서 인텔® Arria® 10 PCIe 하드 IP를 사용할 때 전원을 켤 때 기준 클럭이 안정적이지 않으면 사용자 모드에서 PLL 또는 트랜시버를 재보정할 수 있습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    CvP 또는 자율 모드에서 인텔® Arria® 10 PCIe 하드 IP를 사용하는 경우, PCIe 레퍼런스 클럭이 전원을 켤 때 안정적이거나 nPERST# 출시 전에 활성화된 시점부터 안정적이어야 합니다.

    PCIe 참조 클럭은 PCIe 하드 IP 위상 잠금 루프(PLL) 또는 트랜시버 보정 단계에서 불안정하지 않아야 합니다.

    해결 방법

    이 경우 트랜시버의 사용자 모드 재보정을 시작할 수 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 SX SoC FPGA
    인텔® Cyclone® 10 GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.