문서 ID: 000076537 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-06-23

저지연 이더넷 10G MAC IP 코어가 1Gbps 데이터 속도로 구성된 후 tx_transfer_status 어설션되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 3배속 이더넷 인텔® FPGA IP
  • 저지연 이더넷 10G MAC 인텔® FPGA IP
  • 1G 2.5G 5G 10G 멀티레이트 이더넷 PHY 인텔® FPGA IP
  • 이더넷 10G MAC 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이 문제는 TSE MegaCore 1G PHY가 저지연 이더넷 10G MAC Megacore와 연결된 경우 관찰할 수 있습니다.

    저지연 이더넷 10G MAC 메가코어는 TSE 1G PHY 연결을 지원하지 않습니다. 이 정보는 저지연 이더넷 10G MAC 사용 설명서에서 확인할 수 있습니다

    해결 방법

    지원되는 구성은 다음과 같습니다.

    저지연 이더넷 10G MAC IP 코어와 함께 다중 속도 이더넷 PHY IP 메가코어를 사용합니다.

    또는

    레거시 10GbE MAC IP 코어와 함께 TSE 1G PHY 메가코어를 사용하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Stratix® V FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA
    Arria® V FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.