문서 ID: 000076591 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-03-27

40G/100G 이더넷 인텔® FPGA IP 모든 구성에서 100% 대역폭을 달성할 수 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 이더넷
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    아니요. 40G/100G 이더넷 인텔® FPGA IP의 TX는 프리앰블 패스스루 또는 TX CRC 패스스루 옵션이 활성화된 경우 일부 패킷 크기에 대해 100% 대역폭을 달성할 수 없습니다. RX는 옵션에 관계없이 100% 대역폭에 도달할 수 있습니다.

    해결 방법

    프리앰블 패스스루 옵션과 TX CRC 패스스루 옵션을 모두 비활성화합니다.

    또 다른 해결 방법은 대기 시간이 짧은 40G/100G 이더넷 인텔® FPGA IP 마이그레이션하는 것입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Stratix® IV GT FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Stratix® IV GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.