문서 ID: 000076597 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-10-29

** 보호된 영역에 경고 nofile(37)이 있습니다.

환경

  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 ModelSim을 사용하여 VHDL 기반 DDR3 UniPHY 메모리 컨트롤러를 시뮬레이션하는 동안 위의 경고가 발생할 수 있습니다. DDR3 메모리 컨트롤러가 VHDL에서 생성되면 모든 Verilog 및 SystemVerilog 하위 모듈이 암호화되어 단일 언어 시뮬레이터로 시뮬레이션할 수 있습니다. 암호화된 파일 세트에 경고가 발생하면 위와 같은 비밀 메시지가 생성됩니다.
    해결 방법

    DDR3 파일이 <variation_name>_sim 디렉터리의 msim_setup.tcl 파일에 지정된 순서대로 컴파일되고 있는지 확인합니다. 순서 없이 컴파일된 파일은 위의 경고가 발생할 수 있습니다.

    파일을 올바른 순서로 컴파일한 후에도 위의 경고가 계속 표시되면 Verilog 기반 DDR3 UniPHY 메모리 컨트롤러를 만들고 암호화된 파일 세트 대신 암호화되지 않은 Verilog 및 SystemVerilog 파일을 사용하여 경고의 원인을 격리해야 합니다. 이를 위해서는 ModelSim SE와 같은 이중 언어 시뮬레이터가 필요합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 19 제품

    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Cyclone® V GT FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.