중요 문제
인텔® FPGA 3배속 이더넷 IP 코어의 시뮬레이션 모델 문제로 인해 시뮬레이션에서 약 1.7초 후에 인텔® FPGA 3배속 이더넷 IP 코어의 rx_clk 및 tx_clk 출력이 모두 정지합니다.
이는 내부 32비트 클럭 카운터의 MSB가 토글되지 않았기 때문입니다.
이 문제는 시뮬레이션에서만 볼 수 있습니다.
이 문제에 대한 해결 방법은 없습니다.
이 문제는 인텔® Quartus® Prime Standard Edition 소프트웨어 버전 21.1부터 해결됩니다.