문서 ID: 000076679 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-05-05

디버그 툴킷이 활성화된 경우 시뮬레이션 중에 PCI Express* 디자인 예제용 인텔® P-Tile Avalon® 메모리 매핑 IP 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.1 이하의 문제로 인해 디버그 툴킷 기능을 활성화한 PCI Express* 예제 디자인용 인텔® P-Tile Avalon® 메모리 매핑 하드 IP가 시뮬레이션 중에 오류를 보고합니다.

    오류-[CFCILFBI] liblist ./.에서 셀을 찾을 수 없습니다. /.. //.. /.. /.. /pcie_ed/sim//.입니다. /.. /ip/pcie_ed/pcie_ed_dut/sim//.입니다. /intel_pcie_ptile_ast_200/sim/ptile_debug_toolkit/ptile_debug_toolkit.sv, 285

    해결 방법

    이 문제를 해결하려면 시뮬레이션 환경을 생성할 때 디버그 툴킷 기능을 해제하십시오.

    PCI Express*용 인텔® FPGA P-Tile Avalon® 메모리 매핑 IP 사용 설명서는 이 제한 사항에 대해 자세히 설명하기 위해 업데이트될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 DX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.