문서 ID: 000076711 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-21

SOPC 빌더에서 ALTPLL을 사용하여 이러한 클럭을 생성할 때 시뮬레이션에서 SOPC 빌더 클럭이 정의되지 않은 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이는 Quartus® II 소프트웨어 버전 10.x의 알려진 문제이며, 이 메가 함수에서 "위상/주파수 검출기를 선택적으로 활성화하기 위해 'pfdena' 입력을 생성함"이 활성화되지 않은 경우 ALTPLL 메가 함수의 'pfdena' 정의와 관련이 있습니다.

이 문제 해결 방법은 SOPC 빌더 시스템 내의 ALTPLL 기능에서 이 옵션을 활성화하는 것입니다. 이 작업은 다음을 통해 수행할 수 있습니다.

  1. SOPC 빌더 시스템 열기
  2. ALTPLL 블록을 선택하고 편집을 선택합니다
  3. ALTPLL 블록에서 2페이지(입력/잠금)로 이동하여 "위상/주파수 검출기를 선택적으로 활성화하기 위한 'pfdena' 입력 생성"을 활성화합니다.
  4. ALTPLL 블록에서 마침, 마침을 클릭합니다.
  5. SOPC 빌더 시스템을 재생성합니다.
  6. SOPC 빌더에서 시뮬레이션 실행 선택 - SOPC 빌더 도구가 옵션을 >는지 확인하십시오... HDL 시뮬레이터 옵션 경로가 올바르게 설정되었습니다.

이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.