문서 ID: 000076721 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-02-07

하드웨어 기능 오류(메모리 데이터 손상)를 일으킬 수 있는 ALTMEMPHY 기반 DDR2 및 DDR3 SDRAM 메모리 인터페이스 설계에 알려진 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예. ALTMEMPHY 기반 DDR2 및 DDR3 SDRAM 메모리 인터페이스 설계에 영향을 주는 두 가지 문제가 있습니다. 이러한 문제는 Stratix® III, Stratix IV, HardCopy III 및 HardCopy® IV 장치에 영향을 줍니다. Quartus® II 소프트웨어 버전 9.1 SP1 이하를 사용하여 생성된 모든 ALTMEMPHY 기반 메모리 인터페이스 설계가 영향을 받습니다.

1 . OCT 타이밍: OCT 타이밍 문제는 동적 OCT 기능을 사용하는 모든 DDR2 SDRAM 인터페이스 디자인 및 개별 DDR3 SDRAM 인터페이스 디자인(읽기/쓰기 레벨링 없음)에 영향을 줍니다. HPC I 하프 레이트 DDR2 설계를 제외한 모든 고성능 컨트롤러 I 및 II(HPC I 및 HPC II) 설계가 영향을 받습니다.

영향을 받는 설계에서 동적 OCT 신호 타이밍은 읽기-쓰기 버스 턴어라운드에 대해 올바르지 않습니다. 이로 인해 메모리에 기록된 데이터가 손상될 수 있습니다. 이러한 설계는 생산 적합성을 보장하기 위해 Quartus II 소프트웨어 패치에 제공된 수정 사항을 구현해야 합니다.

2. IO 클럭 토폴로지: 읽기/쓰기 레벨링으로 DDR3 인터페이스를 구현하는 설계에서 IO 요소 내의 재동기화 레지스터 간에 데이터를 전송하는 데 사용되는 I/O 클럭 토폴로지는 최적이 아닙니다. 그러나 하드웨어 오류는 관찰되거나 보고되지 않았습니다. Quartus II 소프트웨어 패치는 I/O 클로킹 토폴로지를 최적화하고 타이밍 마진을 개선합니다. 소프트웨어 수정은 수평 DDR3 설계에 대한 예방 조치로 권장됩니다.

해결 방법

이 문제는 Quartus® II 소프트웨어 버전 9.1 SP2에서 해결되었습니다. 패치 0.74 및 1.09는 각각 Quartus II 소프트웨어 버전 9.1 및 9.1 SP1에서 이러한 문제를 해결하는 데 사용할 수 있습니다.

이러한 문제를 해결하기 위해 ALTMEMPHY 시퀀서 RTL이 업데이트되었습니다. 이 문제를 해결하려면 Quartus II 소프트웨어 서비스 팩 또는 패치를 다운로드 및 설치하고, 영향을 받는 모든 ALTMEMPHY 기반 메모리 인터페이스 인스턴스를 재생성하고, 설계를 다시 컴파일하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.