예. 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1 및 이전 버전의 문제로 인해 인텔® Stratix® 10 FPGAs의 3V I/O는 컴파일된 설계에서 핀이 출력으로 할당될 때 구성 중에 강력한 HIGH를 구동할 수 있습니다.
이 동작은 3V I/O가 입력 또는 양방향 I/O로 할당될 때 나타나지 않습니다.
이 3V I/O는 I/O 뱅크 6A, 6B, 6C, 7A, 7B, 7C에 있으며 인텔 Stratix 10 장치의 다양한 밀도 및 패키지 변형으로 제공됩니다.
이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.