설명
인텔® Cyclone® V GT 개발 키트는 인텔® MAX®V가 MSEL 비트 중 하나를 0에 연결했기 때문에 플래시에서 압축된 비트스트림을 사용할 때 구성되지 않습니다.
해결 방법
개발 키트 설치 폴더의 "hdl" 폴더 아래에 있는 pfl_control.vhd에서 인텔® Max® V 디자인을 수정합니다.
397행으로 이동하면 (msel <= "ZZZ0Z";)를 볼 수 있습니다. (msel <= "ZZZZZ";)로 변경합니다.
이렇게 하면 보드의 DIPSW(DIP 스위치)에 따라 MSEL을 선택할 수 있습니다. 구성 모드에 따라 올바른 MSEL을 선택해야 합니다.