문서 ID: 000076798 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-03-16

사용자 모드에서 인텔® Stratix® 10 FPGA 3V I/O에 알려진 문제가 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예. 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1 업데이트 2 또는 이전 버전의 알려진 문제로 인해 인텔® Stratix® 10 FPGAs의 3V I/O가 설계의 고정 GND에 할당되면 출력 핀에서 반전이 발생할 수 있습니다.

    3V I/O는 I/O 뱅크 6A, 6B, 6C, 7A, 7B, 7C에 위치하며 인텔® Stratix® 10 장치의 다양한 밀도 및 패키지 변형으로 제공됩니다.

    해결 방법

    이 문제를 해결하려면 입력을 사용하여 3V I/O를 구동하거나 신호 할당을 클럭 프로세스에 배치하십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.