문서 ID: 000076822 콘텐츠 형태: 오류 메시지 마지막 검토일: 2020-06-22

오류: intel_pcie_ptile_ast_0.dummy_user_avmm_rst에 찾을 수 없는 "p1_hip_reconfig_clk"의 associatedClock이 있습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    PCI* Express용 인텔® FPGA P-타일 Avalon® 스트리밍 IP의 문제로 인해 IP GUI에서 "완료 시간 초과 인터페이스 활성화" 옵션을 선택하면 위에 표시된 형식의 오류가 표시됩니다. 이는 완료 시간 제한 인터페이스가 hip_reconfig_clk 잘못 연결되었기 때문입니다. 이 오류로 인해 IP가 생성되지 않습니다.

    해결 방법

    소프트웨어의 인텔® Quartus® Prime Pro Edition v20.1에는 이 문제에 대한 해결 방법이 없습니다. "완료 시간 초과 인터페이스 활성화" 옵션이 비활성화된 IP를 생성합니다.

    이 문제는 소프트웨어의 인텔® Quartus® Prime Pro Edition v20.2부터 수정되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 DX FPGA
    인텔® Agilex™ 7 FPGA 및 SoC FPGA F-시리즈

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.