문서 ID: 000076827 콘텐츠 형태: 오류 메시지 마지막 검토일: 2020-08-12

오류: fp_functions_0: 이름을 생성할 수 없습니다.

환경

  • 인텔® Quartus® Prime Standard Edition
  • 부동 소수점 함수 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Standard Edition 소프트웨어 버전 20.1의 FP_FUNCTIONS 인텔® FPGA IP 문제로 인해 HDL에서 IP를 생성하는 동안 위와 아래에 표시된 것과 유사한 오류가 발생할 수 있습니다.

    오류: fp_functions_0: 이름을 생성할 수 없습니다.

    오류: fp_functions_0: 현재 매개변수에 대한 HDL을 생성하지 못했습니다.

    경고: fp_functions_0: 가능한 대기 시간에서 주파수를 달성할 수 없습니다.

    경고: fp_functions_0: 리소스 사용량을 예측할 수 없습니다.

    오류 : add_fileset_file : 해당 파일이 없습니다. C:/Users/TSCOMP06/AppData/Local/Temp/alt8450_3152570505896787405.dir/0002_fp_functions_0_gen/addrfp_altera_fp_functions_201_lwocsly.vhd

    "add_fileset_file $entity_name.vhd VHDL PATH $tmp_dir/$entity_name.vhd"를 실행하는 동안

    (절차 "생성" 44행

    )내부에서 호출됨

    "$entity_name vhdl 생성"

    (절차 "quartus_synth_callback" 2행)

    내부에서 호출됨

    "quartus_synth_callback addrfp_altera_fp_functions_201_lwocsly"

    오류: qsys-generate failed with exit code 1: 3 errors, 2 warnings

    해결 방법

    이 문제는 인텔® Quartus® Prime Standard Edition 소프트웨어 버전 20.1.1부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 9 제품

    Cyclone® IV FPGA
    Stratix® V FPGA
    Cyclone® V FPGA 및 SoC FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Cyclone® 10 LP FPGA
    Arria® V FPGA 및 SoC FPGA
    Stratix® IV FPGA
    Arria® II FPGA
    인텔® MAX® 10 FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.