문서 ID: 000077024 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-07-01

인텔® Quartus® 설계에서 두 개의 CVO(CCLOCK VIDEO OUTPUT) II IP 코어가 인스턴스화될 때 인텔® Quartus® 합성 컴파일에 누락된 "sdi_cvo_rden" 포트 오류가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 클럭 비디오 출력 II(4K 레디) 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro 버전 19.2 소프트웨어 이상의 문제로 인해 CVO(CLOCK VIDEO OUTPUT) II IP 코어에서 "embedded in video" 옵션을 선택하면 sdi_cvo_rden 포트를 사용할 수 있습니다.

    인텔® Quartus® 설계에서 두 개 이상의 CVO II IP가 인스턴스화되면 컴파일의 인텔® Quartus® 합성 단계가 실패하고 "sdi_cvo_rden" 포트 오류가 누락됩니다.

    해결 방법

    이 문제에 대한 해결 방법이 없습니다.

    이 문제는 인텔® Quartus® Prime Pro 소프트웨어 버전 20.2부터 수정되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.