문서 ID: 000077084 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-11-26

Stratix V, Arria V, Cyclone V 장치용 차동 온칩 종단(OCT) IBIS 모델의 LVDS 입력에 문제가 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예. Quartus® II 소프트웨어를 사용하여 Stratix®V, Arria®V, Cyclone®V 장치에 대한 예비 IBIS 모델을 생성할 때 차동 OCT가 활성화된 차동 입력 모델은 제대로 작동하지 않습니다. 여기에는 LVDS, mini-LVDS 및 RSDS와 같은 모든 차동 I/O 표준이 포함됩니다.

    수신된 LVDS 신호에 DC 시프트가 있어 양극 및 음극 신호 교차점에 영향을 주어 모델을 사용할 수 없게 만듭니다.

    해결 방법

    저항과 수신기 핀 사이의 전송선을 사용하지 않고 차동 수신기의 입력 핀에 직접 100옴 저항을 배치할 수 있습니다. 이렇게 하면 차동 OCT의 기능이 밀접하게 복제됩니다.

    이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 사용할 수 있는 장치 IBIS 모델의 최종 버전에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.