문서 ID: 000077094 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-04-02

줄: 잘못된 데이터 속도! 셀 값은 0.0에서 1434.0 사이여야 합니다. 건너뛰기!

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

1434Mbps 이상의 데이터 속도로 작동하는 ALTLVDS_TX 또는 ALTLVDS_RX 메가 함수가 포함된 Stratix® V 설계에 대해 인텔® Quartus® II에서 생성된 PowerPlay EPE(Early Power Estimator) 파일을 EPE 도구 버전 13.1 이하로 가져올 때 이 오류가 표시될 수 있습니다.

해결 방법

인텔® Stratix® V 장치는 장치의 속도 등급에 따라 ALTLVDS를 사용하여 최대 1600Mbps의 데이터 전송 속도를 지원합니다. 자세한 사양은 인텔® Stratix® V 장치 데이터시트(PDF) 를 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.