문서 ID: 000077130 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-12-20

메모리 인터페이스에 대한 보드 트레이스를 라우팅할 때 패키지 지연 불일치(Package Deskew)를 보상할 시기를 어떻게 결정합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

패키지 디스큐는 800MHz 이하에서 작동하는 메모리 프로토콜에 필요하지 않습니다.

해결 방법

800MHz 이상에서 작동하는 DDR3 및 RLDRAM3 설계의 경우, 인텔은 지적 재산권(IP) 매개변수 편집기에 정확하게 입력된 보드 스큐 매개변수를 사용하여 타이밍 분석을 실행할 것을 권장합니다. 'Report DDR' 타이밍 보고서에서 핵심이 아닌 타이밍 위반이 발생하는 경우에만 EMIF 핸드북의 Volume 2 Chapter 4의 'Package Deskew' 섹션에 언급된 단계를 적용해야 합니다. 권장 사항은 외부 메모리 인터페이스 핸드북에 표시된 솔루션과 다를 수 있습니다. 인텔에서 핸드북을 업데이트 중입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 25 제품

Cyclone® V ST SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Stratix® V FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.