문서 ID: 000077293 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-24

UniPHY 및 ALTMEMPHY IP 탑재 DDR3 SDRAM 컨트롤러용 Denali 시뮬레이션에서 DDR3 ODT 실패

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    버전 11.0 이상으로 작성된 메모리 인터페이스의 경우 고성능 컨트롤러 II(HPC II), DDR3 ODT 장애는 시뮬레이션에서 발생할 수 있습니다. 데날리와 함께.

    해결 방법

    이 문제에 대한 두 가지 가능한 해결 방법이 있습니다.옵션 1: 를 alt_mem_ddrx_controller_st_top.v file 열고 및 CFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIP를 도출하는 데 사용되는 방정식에 1(CLK)을 localparams CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIP 추가합니다. 옵션 2 : 생성 된 파일을 <variation_name>_alt_mem_ddrx_controller_top.v 열고 localparam CFG_READ_ODT_CHIP 값을 ‘h0 로 변경합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.