문서 ID: 000077451 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2019-02-27

Stratix® 10 PCI Express* 하드 IP의 nPERST 핀에 대해 3.0-V I/O가 아닌 표준을 할당하려면 어떻게 합니까?

환경

    인텔® Quartus® Prime Pro Edition
    PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
    PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

일부 Stratix® 10 FPGA 설계에서는 3V I/O 뱅크가 3.0V 신호 입력 및 출력으로 사용되지 않습니다. 그리고 VCCIO3V 3.0V가 아닌 1.8V 또는 1.2V의 전원 공급 장치에 연결되어 다른 뱅크와 동일한 전원 플레인을 공유할 수 있습니다.

이 조건에서 전용 핀 nPERST[L,R][0:2] 에는 3.0-V가 아닌 I/O 표준이 할당되어야 합니다.

따라서 nPERST[L,R][0:2] 핀을 추가 할당 없이 3.0V I/O 표준에 할당할 때 피팅 오류가 발생할 수 있습니다.

해결 방법

이 핀에서 의도적으로 3.0V가 아닌 표준을 사용하려는 경우 QSF 파일에 'set_instance_assignment -name USE_AS_3V_GPIO ON -을 <signal>'에 추가하십시오.

예컨대:

set_instance_assignment -name IO_STANDARD "1.8V" -to pcie_rstn_pin_perst -entity pcie_example_design
set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst -entity pcie_example_design

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

인텔® Stratix® 10 SX SoC FPGA
인텔® Stratix® 10 MX FPGA
인텔® Stratix® 10 GX FPGA
인텔® Stratix® 10 TX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.