문서 ID: 000077506 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Quartus II 소프트웨어 및 IP 버전 7.2에서 사용자 모드 작동 중 코어를 재설정할 때 DDR3 고성능(HP) 컨트롤러 Megacore IP에서 잘못된 읽기 캡처가 표시되는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

DDR3 HP 컨트롤러 IP는 버전 7.2의 시뮬레이션에서 보정을 지원하지 않습니다. 시뮬레이션은 교정 프로세스를 완료하는 대신 알려진 시작 조건에서 시스템을 가동하는 것을 기반으로 합니다. 이 시뮬레이션 모드에서 재설정은 재설정 후 phy_clk과 resynch_clk_1x 간의 위상 관계를 변경합니다. Quartus® II 소프트웨어 및 IP 버전 8.0은 시뮬레이션 중 보정을 지원하여 이 문제를 해결합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® III FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.