문서 ID: 000077533 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-01-30

스크립트 또는 명령줄 인터페이스를 사용하여 PLL 인텔® FPGA IP 생성하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

명령줄 인터페이스에서 PLL 인텔® FPGA IP 생성하려면 ip-generate 유틸리티를 사용할 수 있습니다.

해결 방법

다음은 ip-generate를 사용한 PLL 인텔 FPGA IP 생성의 간단한 명령줄 예제입니다.

c:\altera\13.1\Quartus\sopc_builder\bin>ip-generate --output-directory=<output directory>--file-set=<file set> --component-name=altera_pll --output-name=<원하는 인스턴트 이름> --system-info=DEVICE_FAMILY="<장치 제품군 이름>" --component-param=gui_reference_clock_frequency="<입력 기준 클럭>" --component-param=gui_output_clock_frequency0="<원하는 출력 클럭 주파수>" --component-param=gui_phase_shift0="<원하는 위상 변이>" --component-param=gui_duty_cycle0="<원하는 듀티 사이클>"

ip-generate에 대한 더 많은 옵션을 보려면 명령줄에서 ip-generate --help 를 실행합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Cyclone® V SX SoC FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.