문서 ID: 000077624 콘텐츠 형태: 오류 메시지 마지막 검토일: 2011-11-11

트랜시버가 없는 Interlaken MegaCore 기능 12레인 및 20레인 변형에 대한 중요 경고

환경

  • 인텔® Quartus® II 구독 에디션
  • Interlaken
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Interlaken MegaCore 함수를 컴파일하는 경우 12레인 또는 20레인 트랜시버를 제외한 변형, 다음 경고 메시지 나타납니다:

    Critical Warning: (High) Rule C105: Clock signal should be a global signal. Found <num> node(s) related to this rule.

    상기 경고 메시지는 <n><l>]_export[ 신호의 rx_lane_clk리스트를 포함하고, 대역 외 흐름 제어 블록이 포함된 경우 일부 클럭 해당 블록의 신호.

    해결 방법

    이 문제에는 해결 방법이 없습니다. 그러나 이 문제에는 디자인이 없습니다 영향. 이 경고 메시지는 무시할 수 있습니다.

    이 문제는 Interlaken의 향후 버전에서 수정될 예정입니다 메가코어 기능.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.