문서 ID: 000077638 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-08-27

HPS에서 SDRAM 출력 클럭의 주파수 범위는 얼마입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Cyclone V 장치 핸드북 하드 프로세서 시스템 기술 참조 설명서에서 SDRAM PLL 출력 클럭은 표 2-6에 나와 있지 않습니다. 각 클럭의 최대 주파수는 장치의 속도 등급에 따라 다르며 아래 표를 참조할 수 있습니다.

Clk 이름/장치 속도 등급

씨6

C7, I7

C8, A7

ddr_dqs_base_clk

최대 533 MHz

최대 533 MHz

최대 400 MHz

ddr_2x_dqs_base_clk

최대 1066 MHz

최대 1066 MHz

최대 800 MHz

ddr_dq_base_clk

최대 533 MHz

최대 533 MHz

최대 400 MHz

해결 방법 주파수 범위는 핸드북의 향후 릴리스에 포함될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.